¿Por Qué Toma Tanto Tiempo Compilar un VI en FPGA Para un cRIO en Modo Híbrido?

Hardware: PXI/CompactPCI>>Controllers

Problema:
Tengo un cRIO configurado de tal forma que algunos de mis módulos utilizan Scan Mode y algunos otros tienen código creado en un VI en FPGA. Mi proyecto es similar al que se muestra en la imagen más adelante, con algunos módulos debajo del destino RT y otros módulos debajo del destino FPGA. El código para mi VI FPGA es muy simple pero el tiempo de compilación es mucho más largo de lo que esperaría. ¿Por qué toma tanto tiempo?

Solución:
El código creado en LabVIEW es agregado junto con la Rio Scan Interface (RSI). Los dos componentes son compilados en conjunto para crear un bitfile para el destino FPGA. Para mayores detalles sobre este proceso por favor revise los vínculos incluidos más adelante.


Ligas Relacionadas:

Archivos Adjuntos:





Día del Reporte: 08/07/2008
Última Actualización: 04/23/2009
Identificación del Documento: 4O6BAE4H