什么是锁相环（PLL）？

硬件: Multifunction DAQ (MIO)>>M Series, PXI/CompactPCI>>Platform Modules>>Timing and Synchronization>>PXI-6651, PXI/CompactPCI>>Platform Modules>>Timing and Synchronization>>PXI-6652, PXI/CompactPCI>>Platform Modules>>Timing and Synchronization>>PXI-6653

问题:
什么是锁相环（PLL）？锁相环的工作原理是什么？锁相环电路对硬件电路连接有什么要求？

解答:
锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。

在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。

通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的10MHz背板时钟同步来实现锁相环同步的。关于更多的不同仪器的锁相环技术，请点击下面相关的连接。

相关链接:

Developer Zone Tutorial: M Series Synchronization with LabVIEW and NI-DAQmx
Developer Zone Tutorial: Synchronization and Memory Core
Developer Zone Tutorial: T-Clock Technology for Timing and Synchronization of Modular Instruments Developer Zone Tutorial: Setting Time Measurements of a PLL Chip
Developer Zone Tutorial: What Clock Error Means to Your Measurement System
Developer Zone Tutorial: PXI Specification Tutorial
KnowledgeBase 379AM3FE: What are the Valid Phase-Lock Looping Reference Clock Parameters for Modular Instruments?

附件:





报告日期: 07/17/2006
最近更新: 11/07/2008
文档编号: 3PSGM42W