From 08:00 PM CDT Friday, August 12 - 01:00 PM CDT Saturday, August 13, ni.com will be undergoing system upgrades that may result in temporary service interruption.

We appreciate your patience as we improve our online experience.



在R系列的FPGA板卡上是否可以配置一个三态的数字线?



主要软件:
主要软件版本: 1.0
主要软件修正版本: N/A
次要软件: LabVIEW Modules>>LabVIEW FPGA Module

问题:
我想在一个R系列的板卡上配置我的数字IO(DIO)为三态模式并且在一个单周期定时循环内保持,这是否可行?


解答:
R系列板卡上的DIO是双向的,这意味着它可以被当作是三态DIO。当你添加一个FPGA I/O方法节点并且设置“Set Output Enable”为True,这样这个DIO就并配置为输出,当设置为False(高阻),DIO就被配置为输入。为了作为输入来读取数字线,你必须设置“Set Output Enable”为false,否则它将会读回写入的数据。
 
因为这个方法(Set Output Enable)在单周期定时循环中是支持的,它可以在一个周期中执行三态。然而在这个方法的低电平实现中,DIO线设置输出使能和设置输出数据这个两个操作每个都花费1个周期。所以在现实中,在一个SCTL中实现这两个操作会有一个内部的流水线操作。真实的数据可能被关闭一个或多个周期,这个依据流水线的级数。
 
下图显示一个上述所述操作的例子程序。在比较DIO0 In显示控件的状态和输入状态显示控件后,DIO0在一个时钟周期内关闭。


相关链接: KnowledgeBase 3Y79G91J: TTL and CMOS Compatibility of Digital I/O lines on the NI-78xxR series Boards
Developer Zone Tutorial: Developing Digital Communication Interfaces with LabVIEW FPGA (Part 1)
Developer Zone Tutorial: Developing Digital Communication Interfaces with LabVIEW FPGA (Part 2)


附件:
Tri-state.png




报告日期: 10/24/2008
最近更新: 07/29/2014
文档编号: 4QNHGPL1