使用6602的缓冲操作的最大门信号(Gate)频率是多少？
硬件: Wireless Sensor Network>>WSN Gateways>>NI 9795>>PCI-6602
|
||||||||||||||||||||||||||||||||||||||||||||||||||
问题: 使用PCI-6602或PXI-6602的缓冲操作时的最大门信号(Gate)频率是多少？有哪些限制因素？
解答: 有3个因素影响最大门限频率：
- 硬件限制：正如6601/6602用户手册(参看链接)B-2页上所说的，门信号必须有个5纳秒的最高最低时间。
- 源信号时基限制：门信号的脉冲宽度至少是源信号频率的倒数。比如，源信号最大的时钟为80 MHz,为了触发一个计数，门信号时钟宽度至少大于12.5 ns。
- PCI总线限制：正如6601/6602用户手册B-2页上所说的，“对于缓冲测量，作为计数器门信号使用的信号的最小周期取决于系统从660x到计算机内存传输数据有多快。”这个限制是由系统决定的。
下面的数据源于带有128M内存和Athlon 700芯片的PCI-6602的一个计数器的网关。使用的计数器的数目会影响这些数据。
有限缓冲器：
- Buff Period - 7.25 MHz
- Buff Pulse Width - 7.25 MHz
- Buff Semi-Period - 3.35 MHz
- Buff Period - 250 kHz
- Buff Pulse Width - 250 kHz
- Buff Semi-Period - 140 kHz
相关链接: 6601/6602 User Manual
KnowledgeBase 27RCTJEV: DMA Performance Improvements for TIO-based Devices
附件:
|
||||||||||||||||||||||||||||||||||||||||||||||||||
报告日期: 08/01/2000
最近更新: 02/09/2004
文档编号: 2007H8PQ