From 08:00 PM CDT Friday, August 12 - 01:00 PM CDT Saturday, August 13, ni.com will be undergoing system upgrades that may result in temporary service interruption.

We appreciate your patience as we improve our online experience.



在 LabVIEW FPGA 中的衍生時鐘速度如何能比基底時鐘還快?



主要軟體:
主要軟體版本: 8.6.1
主要軟體修正版本:
次要軟體: N/A
硬體: CompactRIO>>Chassis (Backplanes)

問題:
我知道在 cRIO FPGA 中的基底時鐘是 40 MHz當我創造一個更快的時鐘,或是非基底時鐘的整數倍時會發生什麼事情?


解答:
基底時鐘是由一個 40 MHz 的硬體震盪器所產生。這個基底時鐘透過了一個數位時鐘管理器 DCM (Digital Clock Manager) 來產生衍生時鐘。數位時鐘管理器的範例可以在  Xilinx(R) Application Note: Using Digital Clock Managers (DCMs) in Spartan-3 FPGAs 看到。透過 LabVIEW FPGA 中的數位時鐘管理器可以讓你完成以下動作:


相關連結: LabVIEW 8.6 FPGA Module Help: Creating FPGA Derived Clocks (FPGA Module)
KnowledgeBase 3RCIP96K: How Do I Implement a Custom Single Cycle Timed Loop Rate in LabVIEW FPGA?
Xilinx Application Note: Using Digital Clock Managers (DCMs) in Spartan-3 FPGAs

附加檔案:





報告日期: 04/03/2009
最後更新: 04/30/2010
文件偏號: 4W2G45YP