|
只是一个关于用LabVIEW FPGA 2010 不能编译NI FlexRIO FPGA VIs的问题,要解决这个问题,你必须安装软件补丁到程序库中。
当满足以下条件时, LabVIEW FPGA VI可能会编译失败:
这个问题是由使用 LabVIEW FPGA 2010中XIlinx ISE编译器的一个漏洞引起的。当这个问题出现,用来通过适配器模块CLIP条目放置IODelayCtrl组件的请求可能会失败。
出现错误“由于资源重复导致编译失败” 当您使用NI FlexRIO时,除了使用以下的步骤解决这个问题,NI推荐您采用知识库里列出的步骤。
以供参考,这个问题可能引起以下的问题的一种
错误例子1:
在一些情况下,XIlinx ISE编译器在编译的映射阶段可能崩溃。在这种情况下,Windows或者Visual Studio 实时调试,返回一个错误表明映射的应用程序进程已经失败。
LabVIEW也会返回类似下面的错误:
由于Xilinx错误导致编译失败。
详细:
错误:TclTasksC:process_077: 未完成. 当执行程序运行“Generate Post-Map Static Timing”,请检查.false的记录和报告文件。
(file "C:\NIFPGA\jobs\entb5e7_V5WxwWH\mapTrce.tcl" line 8)
错误: 映射NCD文件"Puma20Top_map.ncd"没有找到.
请首先运行“映射报告”进程生成映射NCD文件。或者在“Pre-Route Static Timing Report”进程右击鼠标选择全部运行。
错误例子2:
Xilinx ISE编译器能报告在设计中需求的IODelayCtrl组件没有找到。在这种情况下,一个下面类似的错误在LabVIEW编译概述窗口出现:
由于Xilinx错误导致编译失败。
详细:
错误:TclTasksC:process_077: 未完成. 当执行程序运行“Map”,请检查.false的记录和报告文件。
(file "C:\NIFPGA\jobs\MP5f213_KI40c7b\map.tcl" line 8)
错误:PhysDesignRules:1613 - 对于时钟区域CLOCKREGION_X0Y4不能找到IDELAYCTRL The IODELAY block
Puma20Window/theCLIPs/IO_Module_CLIP0/Ni5761Topx/Ni5761AdcSamplerx/
Ni5761CaptureAdcx/Data01Capture/GenMasterMonitor[3].
主Idelay有一个固定量或者变量的Idelay类型,这个程序要求在同样的时钟区域有一个程序化的IDELAYCTRL块
如果您在安装补丁时遇到任何问题,请联系国家仪器
|