在LV7.1中设定FPGA上的模拟输入接线模式
主要软件:
主要软件版本: 1.1
主要软件修正版本: N/A
次要软件: LabVIEW Development Systems>>LabVIEW Professional Development System, LabVIEW Development Systems>>LabVIEW Full Development System
|
||||||||||||||||||||||||||||||||||||||||||||||||||
问题: 请问我要如何在LV7.1中设定FPGA上的模拟输入接线模式?
解答: FPGA上的模拟输入接线模式是在LV7.1中的Embedded Project Manager设定
- 在LabVIEW切到您的 FPGA卡
- 选 Tools » Embedded Project Manager..
- 选 Tools » Download VI or Attributes to Flash Memory...
- 选择要设定的模拟输入接线模式 下拉菜单。
相关链接:
KnowledgeBase 35CA6DDS. Input Mode Configuration of FPGA Board in LV 7.0
NI-783xR User Manual
Getting Started with the 783xR
附件:
|
||||||||||||||||||||||||||||||||||||||||||||||||||
报告日期: 12/13/2006
最近更新: 12/17/2006
文档编号: 381FF9J4