From 08:00 PM CDT Friday, August 12 - 01:00 PM CDT Saturday, August 13, ni.com will be undergoing system upgrades that may result in temporary service interruption.
We appreciate your patience as we improve our online experience.
From 08:00 PM CDT Friday, August 12 - 01:00 PM CDT Saturday, August 13, ni.com will be undergoing system upgrades that may result in temporary service interruption.
We appreciate your patience as we improve our online experience.
|
HDL 노드와 CLIP 노드는 LabVIEW FPGA의 기능으로서 이를 통해 모든 하드웨어 기술 언어 (hardware description language)로 생성된 FPGA IP를 사용자가 불러올 수 있습니다. 그러나 어떤 HDL 코드를 FPGA에서 어떻게 사용할지를 선택할 수 있도록 사용자에거 더 큰 유연성을 제공하며 또 이에 따라 하드웨어상에 어떻게 구현될지가 달라집니다.
|