NAT9914 リファレンスマニュアル訂正内容
ハードウェア: GPIB>>ASICs/OEM Products
問題: NAT9914 リファレンスマニュアル訂正内容
解決策: ページ3-3 の"the Page-In Condition"という表題の中の文章に"Four writable registers can appear at the same offset as the Address Status Register (ADSR) (offset 4)."(4つの書き込み可能のレジスターは、アドレスステータスレジスター[ADSR]と同じオフセット4の個所に現れます)とありますが、これはオフセット2であって、オフセット4ではありません。
ページ3-15 の "the Auxiliary Command Register (AUXCR)"という表題の中の文章に"Writes to the AUXCR should be separated by at least four clock cycles."(AUXCRは、4クロック以上、離れて書き込んでください)とあります。ですが正確には、"Any access following a write to the AUXCR should be delayed by at least four clock cycles."(AUXCRに書き込んだ後の全てのアクセスは、4クロック以上、離してください)の方が正しいです。
ページ3-46 には、"Interrupt Mask Register 2 (IMR2)" と "Interrupt Status Register 2 (ISR2)" 各レジスタのビット2値が記載されています。ここには、"ATN is cleared by a chip_reset + read ISR0." (ATNは、 "chip_reset + read ISR0"でクリアされます)とあります。ですが正確には、"ATN is cleared by a chip_reset + read ISR2."(ATNは、"chip_reset + read ISR2"でクリアされます)の方が正しいです。
TNT4882 Programmer Reference Manual のページ3-109にも同様に訂正が必要です。
関連リンク: GPIB Support: GPIB Register-Level Programming Resources (英語)
添付:
報告日時: 09/25/1997
最終更新日: 08/08/2002
ドキュメントID: 11O7MUQA
Other Support Options
Ask the NI Community
Collaborate with other users in our discussion forums
Request Support from an Engineer
A valid service agreement may be required, and support options vary by country.