From Friday, April 19th (11:00 PM CDT) through Saturday, April 20th (2:00 PM CDT), 2024, ni.com will undergo system upgrades that may result in temporary service interruption.

We appreciate your patience as we improve our online experience.

我能运行一个比 I/O 模块采样还要快的 FPGA VI 么？

主要软件:
主要软件版本: 8.2
主要软件修正版本: N/A
次要软件: N/A

问题:
我使用 cRIO 机箱以及输入模块。我配置了我的 FPGA 代码以执行比我的输入模块（或者可重复配置板卡）快的速率。从这个应用中我能看到什么结果？

解答:
代码的执行不能快于最慢的输入模块的最大采样率。您不会收到任何关于代码尝试比可接收数据速率更快的速率轮询 FPGA I/O 节点的错误或者警告。相反的，每次循环遇到 I/O 节点，代码将暂停直到数据从输入模块中有效位置。

这个概念可以用下列例程描述。下列显示的 FPGA 代码中的循环被配置为运行于 500kHz（每次循环有 2 微秒延迟）。但是，设置这个延迟不能保证代码运行在这个速率上。假定使用了 cRIO-9215 模块的 AI0 - AI3，可以获得的最大循环速率为 100kHz。这是 cRIO-9215 的最大采样率的限制（根据下列链接的该模块的操作指南，最大采样率为 100kHz）。