在LabVIEW FPGA中如何处理在实例中共享副本的可重入性?
主要软件: LabVIEW Modules>>LabVIEW FPGA Module
主要软件版本: 1.0
主要软件修正版本: N/A
次要软件: N/A
问题: 现有一个FPGA子VI,它在FPGA的顶层VI中被多次调用。当在子VI的属性中把可重入性使能,我可以从在多个实例中共享副本和为每个实例预分配副本两者间选择。那么LabVIEW FPGA在两种条件下是如何实例化我的子VI的呢?
解答: 首先,LabVIEW FPGA不支持在实例见共享副本的可重入性。如果一个FPGA的子VI被使能为可重入,当你在程序框图中每次调用该子VI,LabVIE FPGA将会对每个子VI分别实例化一个单独的副本。这意味着共享副本的可重入性和预分配副本的可重入性在FPGA上执行完全一样的动作。
注意:如果你在上位机仿真执行一个FPGA VI,它将和标准的LabVIEW环境行为一样。在FPGA上运行时,每个实例(和其资源,例如VI的FIFO和内存)将为每个子VI实例独立的预分配资源,不管可重入性是如何设置的。如果下位机被设置为在上位机运行,当可重入性被使能时,那么资源可以被多个VI实例共享。
相关链接: KnowledgeBase 3L4GI4WB: LabVIEW FPGA Code Generation Errors when Calling a SubVI Inside and Outside a Single-Cycle Timed Loop
附件:
报告日期: 03/16/2012
最近更新: 08/06/2012
文档编号: 5VFF62ZT
Other Support Options
Ask the NI Community
Collaborate with other users in our discussion forums
Request Support from an Engineer
A valid service agreement may be required, and support options vary by country.