为什么在混合模式下的cRIO中编译一个FPGA VI需要很长时间？

主要软件:
主要软件版本: 8.6
主要软件修正版本: 8.6
次要软件: N/A
硬件: CompactRIO

问题: 我有这样一个cRIO的配置，某些模块使用了Scan Mode，有些模块使用自定义的FPGA VI。自定义的FPGA VI是很简单的，但是编译时间比我预想的长很多。为什么需要这么长的时间？

解答: 如果所有的模块都是配置为Scan Mode，那么就没有必要编译FPGA VI到bitfile了。这是因为已经有一个bitfile下载到FPGA上来处理所有C系列模块的I/O通讯的。在FPGA上运行的代码叫做RIO扫描接口(RSI)并且它已经为访问每个cRIO底板上的支持的模块做好了预编译。但是如果你配置cRIO中的一个或者多个模块工作在FPGA目标上或者你写了任何FPGA的代码，那么你的FPGA代码就会和需要和扫描模块通讯而使用的RSI的代码一起进行编译。RSI代码和相对较少的自定义FPGA VI的代码一起编译是导致编译时间比自定义FPGA VI时间长的原因。更多的关于RSI工作的细节，请参考下面的链接。

相关链接:

附件:





报告日期: 08/07/2008
最近更新: 09/27/2008
文档编号: 4O6BAE4H