为什么我不能使用PXIe-797x FPGA目标上的I/O模块时钟?



主要软件: Driver Software>>NI-FlexRIO
主要软件版本: 13.1
主要软件修正版本: N/A
次要软件: N/A
硬件: CompactRIO

问题:

在使用PXIe-797x时,我不能选择I/O模块时钟作为我的FlexRIO适配器模块的基础时钟。这是为什么,我该如何解决? 

 



解答:

在以前的LabVIEW FPGA版本中,我们创建IO模块时钟是由于我们没有办法在FlexRIO适配器模块(FAM)的CLIP中定义一个时钟。LabVIEW FPGA的最新版本允许FAM CLIP直接导出时钟来代替过去的IO模块时钟。采用数据时钟来代替IO模块时钟,它可以在程序框图中被直接访问,如下图所示:

 下面的表格总结了使用IO模块时钟的FPGA目标。

                   



相关链接:
KnowledgeBase 3TM6QU8T: Synchronizing the FPGA Clock on R Series and FlexRIO Boards to the PXI 10MHz Clock

KnowledgeBase 592GD6LY: Incorrect Behavior Using External Clock with NI 5752 NI FlexRIO Adapter Module

附件:





报告日期: 08/26/2014
最近更新: 08/24/2015
文档编号: 6OP9OJPO