Mi VI Que Corre en el FPGA es Inconsistente Con El Diagrama de Bloques de mi VI Original De FPGA

Software Primario:
Versión de Software Primario: N/A
Versión de Software Primario Corregido: N/A
Software Secundario: N/A

Problema: Empiezo la compilación de mi VI de FPGA. Después, selecciono la opción de Disconnect en la ventana de Compilación del VI de FPGA para poder seguir trabajando en LabVIEW mientras el VI se compila. El Servidor de Compilación de LabVIEW FPGA parece seguir trabajando correctamente sin ningún error. Mientras hago cambios al mismo código de FPGA en el diagrama de bloques. Luego detengo al Servidor de Compilación antes de que comience la segunda compilación. Cuando utilizo la comunicación de tipo del Panel Frontal para interactuar con el VI en del FPGA, me doy cuenta que el nuevo código que no debería estar compilado, esta corriendo en mi FPGA.

Solución: No se debe editar un VI de FPGA mientras éste esté siendo compilado, aún cuando se haya desconectado del Servidor de Compilación.

Ligas Relacionadas:

Archivos Adjuntos:





Día del Reporte: 05/13/2005
Última Actualización: 05/14/2005
Identificación del Documento: 2X1FKBOE