Home
Support
使用带有网表(Netlist)的 HDL 节点时 FPGA 编译失败,出现 Xilinx 错误
使用带有网表(Netlist)的 HDL 节点时 FPGA 编译失败,出现 Xilinx 错误
主要软件:
主要软件版本: 8.0
主要软件修正版本: N/A
次要软件: N/A
问题: 用户使用 Xilinx ISE 以及打开 Add I/O Buffers 选项创建了一个网表。这会导致 Xilinx 编译器的错误。一些错误经常包含 Clk40 或者 Clk40ThruBufg。
解答: 在生成网表之前关掉 Add I/O Buffers 的选项。
相关链接: Xilinx Answer Record
附件:
报告日期: 08/30/2006
最近更新: 08/30/2006
文档编号: 3XGFFILJ
Other Support Options
Ask the NI Community
Collaborate with other users in our discussion forums
Request Support from an Engineer
A valid service agreement may be required, and support options vary by country.