¿Qué Archivo de Bits (Bitfile) Es Creado Cuando Usamos el Motor de Escaneo (Scan Engine)?

Hardware: PXI/CompactPCI>>Controllers

Problema:
Estoy planeando utilizar el Scan Engine para acceder entradas y salidas de mi CompactRIO. ¿Tengo que esperar para que el bitfile del FPGA sea compilado cuando publico mis configuraciones de Scan Engine?

Solución:
Si usted únicamente está usando el modo de interface de escaneo (Scan Interface Mode) del CompactRIO, usted no necesitará compilar ningún bitfile cuando publique sus configuraciones o aplicaciones al controlador. La Interface de Escaneo de RIO (RSI) es desplegada al FPGA cuando el Scan Mode es seleccionado. El RSI es un bitfile pre-complidado que viene con el módulo de LabVIEW FPGA. Todo lo que es requerido cuando se publica un proyecto de Scan Mode en un CompactRIO es descargar este RSI bitfile al FPGA. No es necesaria ninguna compilación.

Sin embargo, si usted selecciona usar Scan Interface Mode y la FPGA Interface Mode al mismo tiempo sobre el CompactRIO, un nuevo bitfile necesitará ser compilado antes de publicar su proyecto. Esto es porque el código FPGA que usted creó en el FPGA Interface Mode debe ser integrado con el RSI.

Ligas Relacionadas:

KnowlegeBase 4RCFASLX: Using CompactRIO Scan Mode With Unsupported Backplanes

Archivos Adjuntos: