Archived: LabVIEW FPGA 8.x で cRIO 用に Emulation Mode (エミュレータ)を使用する方法

This document has been archived and is no longer updated by National Instruments



使用ソフトウェア:
使用ソフトウェア・バージョン: N/A
使用ソフトウェア・バージョンに特化: N/A
二次のソフトウェア: Driver Software>>NI-RIO
ハードウェア: CompactRIO>>Chassis (Backplanes)>>cRIO-9104

問題:
LabVIEW 7.1 では、R-シリーズ(PCI-7831Rなど)の場合エミュレーションモード(Emulation Mode)を使用することはできますが、 cRIO の場合はエミュレーションモードを使用することができません。 LabVIEW 8.x では、 cRIO でエミュレーションモードを使用することはできますか。

解決策:
LabVIEW FPGA 8.x では、 cRIO の Emulation Mode を使用することが可能になっています。この機能を使用することで、 FPGA プログラムをコンパイルすることなく動作テストを行うことができます。ただし、 FPGA ターゲットで FPGA プログラムが実行されているわけではないので、プログラムの実行速度や、ジッタなどについては検証を行うことができません。

Emulation Mode を LabVIEW 8.0~8.5で使用するには以下の手順に沿ってください。
  1. LabVIEW プロジェクトを開き、プロジェクトエクスプローラ上でプロジェクト名を右クリック » 新規 » ターゲットとデバイスから cRIO  ターゲットを構成します。

  2. cRIO ターゲットが構成されたら、プロジェクトエクスプローラ上で追加された cRIO ターゲット を右クリック » 新規 » Targets and Devices  を選びます。使用している cRIO ターゲットに接続されている cRIO シャーシを選びます。

  3. cRIO シャーシが追加されたら、追加された FPGA Target を右クリック » プロパティを選びます。 General カテゴリの中の Emulator というプルダウンメニューから用途に沿ったモードを選びます。

Off: Emulation Mode を使用せず、 FPGA ターゲット上で直接プログラムを実行します。
On - Use Random Data for Inputs
: FPGA プログラムへの入力に乱数を使用し、コンパイルすることなくプログラムをシミュレートします。
On - Use Target Hardware for I/O (無効および灰色表示)
: FPGA プログラムへの入力に実際のデバイスからの入力値を使用し、コンパイルすることなくプログラムをシミュレートします。

3番目の項目は、 PCI や PXI のR-シリーズデバイスでは使用できますが、 cRIO では使用することはできませんので、 cRIO で Emulation Mode を使用する場合は、 On - Use Random Data for Inputs を使用してください。

Emulation Mode を LabVIEW 8.6 で使用するには以下の手順に沿ってください。

  1. LabVIEW 8.0~8.5 の場合の、手順1~2を行います。

  2. cRIO シャーシが追加されたら、追加された cRIO シャーシを右クリック » FPGA Target を選びます。

  3. 追加された FPGA Target を右クリック » プロパティを選びます。 Debugging カテゴリの中の Execute VI on Development Computer with Simulated I/O を選び、プルダウンメニューから用途に沿ったモードを選びます。

    Use Random Data for FPGA I/O Read: FPGA プログラムへの入力に乱数を使用し、コンパイルすることなくプログラムをシミュレートします。
    Use Custom VI for FPGA I/O: FPGA プログラムへの入力に独自に作成したVIからの出力値を使用し、コンパイルすることなくプログラムをシミュレートします。

    メモ: FPGA Targetを右クリック » Execute VI on » Development Computer with Simulated I/O を選択すると、 Use Random Data for FPGA I/O Read が自動的に適用されます。


関連リンク:

添付:





報告日時: 12/06/2005
最終更新日: 06/30/2009
ドキュメントID: 3S5G1DXL