| Le bus PCI aura beaucoup apporté au monde de l'informatique, ainsi qu'à celui de la mesure sur PC, mais il doit maintenant passer la main à la prochaine génération de bus d'interconnexion d'E/S : le PCI Express. Dans la perspective de l'évolution des bus PC, cet article décrit les couches physiques et logicielles du PCI Express, ses avantages et leurs implications dans le cadre des systèmes de mesure et d'automatisation.
PCI : un grand pas en avant… en son temps
Introduit au début des années 1990, le bus PCI a eu comme premier effet d'unifier l'architecture d'interconnexion des E/S des PC sur un marché qui comptait alors une multitude de bus différents : VESA, EISA, ISA, Micro Channel, NuBus et Sbus notamment (voir figure n°1). Le bus PCI fut d'abord mis en œuvre en tant que système d'interconnexion de circuit à circuit, et remplaça très rapidement le bus ISA et ses dérivés, ainsi que le bus utilisé pour les Macintosh. Durant les premières années, dans sa version initiale (33 MHz), il répondait parfaitement aux exigences des périphériques d'E/S de l'époque en termes de bande passante. Mais aujourd'hui, la situation a beaucoup évolué. Les fréquences de fonctionnement des processeurs et des mémoires ont augmenté. La bande passante du bus PCI aussi, passant de 33 à 66 MHz. Mais cette augmentation, comparée à celle de la vitesse des processeurs (de 33 MHz à 3 GHz), se révèle très insuffisante, en particulier si l'on considère les technologies d'E/S émergentes comme l'Ethernet Gigabit et le bus IEEE 1394B (FireWire), qui peuvent monopoliser toute la bande passante disponible du PCI avec un seul périphérique connecté.
Figure n°1 : évolution des bus PC
En plus de la standardisation, le bus PCI a apporté un grand nombre d'avantages par rapport aux bus précédents, comme l'indépendance vis-à-vis du processeur, l'isolation bufférisée, le fonctionnement en bus maître et les opérations plug-and-play. L'isolation bufférisée permet essentiellement d'isoler le bus PCI du bus local du processeur, électriquement mais aussi en termes d'horloges. Cela s'est traduit par deux avantages pour les performances des systèmes : la possibilité d'effectuer des cycles simultanés sur les deux bus, et celle d'augmenter la fréquence du bus local sans avoir à modifier la vitesse et la charge du bus PCI. Avec le fonctionnement en mode maître, un périphérique PCI peut accéder au bus au travers d'un processus d'arbitrage et contrôler directement les transactions, sans avoir à attendre la décision du processeur de le servir. Cela réduit les temps de latence dans les transactions sur les E/S. Quant au plug-and-play, il permet de détecter et de configurer automatiquement un périphérique. Cette évolution a éliminé les manipulations d'interrupteurs et de cavaliers, jusqu'alors nécessaires à la configuration des interruptions et des adresses de base des cartes ISA.
Les limites du PCI
Malgré le succès, mérité, du bus PCI, son architecture parallèle a fini par montrer ses limites, en termes de bande passante, de nombre de broches, de transfert de données asynchrone (pour le temps réel), et de fonctionnalités pour répondre aux besoins de la nouvelle génération d'E/S, comme la qualité de service, la gestion d'alimentation et la "virtualisation" des E/S.
Pourtant, comme tout bus qui se respecte, les spécifications du PCI ont donné lieu à des versions successives pour répondre à l'évolution des besoins des E/S (voir le tableau n°1).
| Bande passante du bus PCI | Fréquence d'horloge du bus | Vitesses de transfert | Marché |
 | | | |
| 32 MHz | 33 MHz | 132 Moctets/s | PC de bureau et portables |
| 32 MHz | 66 MHz | 264 Moctets/s | Serveurs |
| 64 MHz | 33 MHz | 264 Moctets/s | Serveurs |
| 64 MHz | 66 MHz | 512 Moctets/s | Serveurs |
Tableau n°1 : les différentes versions du bus PCI et les marchés associés
Il est important de savoir que la bande passante utile du bus PCI est inférieure à la bande passante théorique à cause de la topologie du bus et de la part dévolue au protocole. Ceci dit, la principale limitation du PCI réside dans le partage de la bande passante entre tous les périphériques connectés sur le bus.
Une montée en fréquence coûteuse
Les fréquences d'horloge du PCI étant devenues insuffisantes dans certaines applications, les dérivés du PCI comme les bus PCI-X et AGP (Advanced Graphics Port) sont apparus pour augmenter les fréquences d'utilisation. Malheureusement, cette augmentation de la bande passante s'accompagne d'une réduction importante de la distance sur laquelle le bus peut être acheminé et du nombre de connecteurs que les transmetteurs de bus peuvent gérer. Cela exige la division du bus PCI en plusieurs segments, chacun nécessitant un bus PCI-X complet entre le circuit de gestion et chaque emplacement actif. Par exemple, le bus PCI-X 64 bits requiert 150 broches pour chaque segment. Cette approche est donc coûteuse à mettre en œuvre et induit des contraintes aux niveaux du routage, du nombre de couches des cartes et du brochage des composants. Le surcoût peut uniquement se justifier lorsque la bande passante est cruciale, comme dans les serveurs.
Un manque cruel de déterminisme
Les applications comme l'acquisition de données, la génération de formes d'ondes et le multimédia qui inclut le streaming audio et vidéo nécessitent surtout une bande passante garantie et des temps d'attente déterministes. Les spécifications originales du PCI ne répondent pas à ces besoins car les applications ne prévalaient pas au moment du développement du bus. Les transferts de données isochrones qui se développent aujourd'hui, comme en vidéo et audio non compressés et haute définition, montrent la nécessité de supporter aussi ce type de transfert au niveau des E/S. Les transferts isochrones ont notamment pour avantage, côté périphérique d'E/S, de nécessiter beaucoup moins de mémoire pour les opérations de bufférisation (mise en mémoire tampon) qu'il n'en faut actuellement en PCI pour résoudre les problèmes de variation de la bande passante.
Besoin de nouvelles fonctionnalités
Enfin, les E/S de dernière génération nécessitent de nouvelles fonctionnalités en termes de gestion d'alimentation et de qualité de service pour permettre la mise hors tension sélective de certaines parties du système et pour améliorer l'intégrité des données. C'est une considération importante quand on voit que les PC modernes nécessitent de plus en plus de puissance électrique. Quant à la virtualisation des E/S, il s'agit de pouvoir disposer de voies virtuelles pour permettre le routage des données au travers de chemins virtuels. Des transferts de données peuvent ainsi être effectués même si d'autres voies sont bloquées par des transactions prioritaires.
Bien que le PCI affiche ses limites dans certains domaines, la transition vers PCI Express sera longue et il restera encore de nombreuses années un bon moyen d'étendre les E/S. Les nouveaux PC vont donc intégrer les deux types d'emplacements, PCI et PCI Express, dans un rapport qui tournera à l'avantage du PCI Express au fur et à mesure de son adoption par le marché.
L'architecture de PCI Express
Si le PCI est un bus parallèle, le PCI Express fait appel à une communication série point à point. Son architecture est spécifiée sous forme de couches (voir figure n°2). La compatibilité avec le modèle d'adressage du PCI (architecture load/store basée sur un espace d'adressage absolu) est maintenue pour assurer que toutes les applications et tous les drivers existants s'exécuteront sans modification. La configuration du PCI Express utilise des mécanismes standards définis dans la spécification plug-and-play du PCI. Les couches logicielles vont générer des requêtes de lecture et d'écriture transmises aux périphériques d'E/S par la couche transactionnelle, à l'aide d'un protocole de partage de transactions basé sur le principe de paquets. La couche de liaison ajoute à ces paquets des numéros de séquence et le CRC (contrôle par redondance cyclique), de façon à créer un mécanisme de transfert de données fiable. La couche physique de base consiste en deux canaux unidirectionnels (formant une voie), composés chacun d'une paire de conducteurs (une paire émettrice et une paire réceptrice). La vitesse initiale de 2,5 Gbits/s sur chaque canal fournit une voie de communication de 200 Mo/s dans chaque sens, ce qui représente à peu près quatre fois la vitesse de transfert du PCI classique.
Figure n°2 : les couches de l'architecture PCI Express
La couche physique, seule sujette à monter en puissance
L'interface physique de PCI Express consiste en deux paires de conducteurs différentielles véhiculant des signaux basse tension couplés en AC : une paire pour l'émission et une paire pour la réception (voir figure n°3). Le signal physique utilise un schéma de désaccentuation pour réduire le brouillage intersymbole, et ainsi améliorer l'intégrité des données. Une horloge de données intégrée utilise le schéma d'encodage 8B/10B pour atteindre des vitesses de transfert très élevées. La fréquence de signalisation initiale est de 2,5 Gbits/s pour chaque sens (signalisation de 1ère génération) mais elle est censée augmenter avec l'évolution de la microélectronique, pour dépasser les 5 Gb/s en deuxième génération et flirter à plus long terme avec les 10 Gb/s (limite pratique pour les signaux sur conducteurs en cuivre). La couche physique transporte des paquets de données entre les couches de liaison de deux interfaces PCI Express.
Figure n°3 : diagramme de la liaison physique de PCI Express
La bande passante du bus PCI Express peut être étendue de façon linéaire en ajoutant des canaux de façon à former des voies multiples (en rappelant qu'une voie est formée de deux canaux, et qu'un canal est formé d'une paire de conducteurs). La couche physique fournit des largeurs de voies de x1, x2, x4, x8, x16 et x32 sur lesquelles se répartissent les octets à transmettre. Chaque octet est transmis avec l'encodage 8B/10B (voir figure n°4). L'assemblage et le désassemblage des données sont transparents pour les autres couches. Durant l'initialisation, chaque canal du bus est configuré suivant la largeur de voies et la fréquence de l'opération, négociées par les deux interfaces qui se trouvent de part et d'autre de la liaison. Aucun logiciel n'est impliqué dans cette négociation et dans cette configuration, et surtout pas le système d'exploitation.
Figure n°4 : La bande passante de PCI Express peut être augmentée en multipliant le nombre de voies.
L'architecture de PCI Express a été pensée dans la perspective de futures améliorations des performances, via des augmentations de la vitesse et l'évolution des techniques d'encodage. Les vitesses, techniques d'encodage ou média à venir n'auront ainsi d'impact que sur la couche physique.
La couche de liaison, garante de l'intégrité des données
Le rôle d'une couche de liaison est d'assurer avec fiabilité la livraison d'un paquet à travers la couche physique. La couche de liaison est responsable de l'intégrité des données. Elle ajoute un numéro de séquence ainsi qu'un CRC à chaque paquet de la couche transactionnelle (voir figure n°5). La plupart des paquets à transmettre proviennent de la couche transactionnelle. Un protocole de contrôle de flux, basé sur le principe de crédits, garantit que les paquets sont transmis uniquement lorsqu'un buffer est disponible à l'autre extrémité. Cela élimine les relances de paquets et la déperdition de bande passante associée. La couche de liaison relancera automatiquement un paquet qui aura été signalé comme corrompu.
Figure n°5 : la couche de liaison des données permet de garantir l'intégrité des données.
La couche transactionnelle, pour l'orchestration des échanges
La couche transactionnelle reçoit les requêtes de lecture et d'écriture de la couche logicielle et crée des paquets de requêtes pour la transmission à la couche de liaison. Toutes les requêtes sont mises en œuvre sous la forme de transactions de partage et certains paquets nécessitent un paquet de réponse. La couche transactionnelle reçoit également des paquets de réponse en provenance de la couche de liaison, et les associe aux requêtes logicielles originales. Chaque paquet a un identificateur unique qui permet de diriger les paquets de réponse vers leurs initiateurs. Le format d'un paquet offre un adressage de mémoire sur 32 bits et un adressage étendu sur 64 bits. Chaque paquet intègre également des attributs comme no-snoop, relaxed ordering et priority qui peuvent être utilisés pour optimiser l'acheminement des paquets au travers du sous-système d'E/S.
La couche transactionnelle fournit quatre espaces d'adressage : trois pour les adresses PCI (mémoire, E/S et configuration) auxquels s'ajoute l'espace Message. La version 2.2 de PCI avait introduit une méthode alternative à la propagation des interruptions système, appelée MSI (Message Signaled Interrupt). Cette technique, optionnelle dans les systèmes basés sur PCI 2.2, consiste en une transaction d'écriture dans la mémoire dans un format spécial, au lieu d'un signal câblé en bande latérale. La spécification PCI Express reprend le concept MSI comme méthode primaire de processus d'interruption et utilise l'espace Message pour intégrer tous les signaux précédemment câblés en bande latérale, comme les interruptions, les remises à zéro et les requêtes de gestion d'alimentation, ainsi que les messages intra-bande. D'autres cycles spéciaux introduits dans la spécification PCI 2.2, comme l'accusé de réception d'interruption, ont été intégrés dans les messages intra-bande. On pourrait considérer les messages de PCI Express comme des "signaux virtuels", leur effet étant d'éliminer la multitude de signaux câblés en bande latérale, généralement utilisés dans la mise en œuvre d'une plate-forme.
La couche logicielle, garante de la compatibilité
Le souci de compatibilité logicielle a occupé une place prépondérante dans la définition de PCI Express. Cette compatibilité présente deux facettes : l'initialisation (ou recensement) et l'exécution. PCI offre un modèle d'initialisation très efficace, dans lequel le système d'exploitation peut identifier tous les matériels connectés sur le bus et allouer en conséquence les ressources système, comme la mémoire, les interruptions et l'espace d'E/S, pour créer un environnement système optimal. L'espace de configuration du PCI et le caractère programmable des périphériques d'E/S sont des concepts clés qui restent inchangés dans l'architecture de PCI Express. En pratique, tous les systèmes d'exploitation seront capables de démarrer, sans aucune modification, sur les machines basées sur PCI Express. Le modèle logiciel d'exécution utilisé par PCI est un modèle load-store à mémoire partagée, qui est maintenu dans l'architecture de PCI Express pour permettre à tout logiciel existant de s'exécuter sans modification. Les nouveaux logiciels pourront aussi tirer avantage de certaines des technologies avancées de PCI Express, comme l'Advanced Switching, définie comme une matrice de commutation de paquets, qui a pour but de répondre plus particulièrement aux besoins des applications de télécommunications.
L'architecture du PC en 2002, avec le PCI
L'architecture du PC repose depuis deux ans sur la gestion d'un certain nombre de requêtes divergentes pour chaque interconnexion. Par exemple, les cartes graphiques étaient interfacées via le port AGP (Advanced Graphics Port) et le pont de la mémoire était connecté au pont des E/S par différentes interfaces, comme le HubLink (voir figure n°6).
Figure n°6 : architecture du PC en 2002 avec PCI
L'architecture du PC avec PCI Express
PCI Express unifie le système d'E/S en utilisant une architecture de bus commune. En plus, il remplace certains des bus internes qui relient les sous-systèmes.
Figure 7 : Architecture du PC avec PCI Express
Différents formats selon la plate-forme d'application
PCI Express sera disponible sous différents formats d'extension d'E/S, selon la plate-forme d'application (PC de bureau, portable ou serveur). Les serveurs, qui nécessitent des bandes passantes importantes pour répondre aux besoins d'E/S, intègreront un grand nombre d'emplacements PCI Express, lesquels disposeront d'un grand nombre de voies. À l'opposé, un portable ou un notebook pourra utiliser l'architecture PCI Express de façon interne, et n'offrir qu'une seule voie x1 pour des périphériques nécessitant une vitesse moyenne.
Les emplacements d'extension à géométrie variable pour le PC de bureau
Les cartes PCI Express destinées à être enfichées dans les PC de bureau et stations de travail auront une structure mécanique très similaire à celle des cartes PCI actuelles, avec des contacts en bord de carte pour la connexion directe des E/S sur le circuit imprimé. Le connecteur installé sur la carte mère est plus efficace que celui du PCI en termes de maintien, pour assurer que la carte restera en place en cas de vibrations ou lors de la livraison. La partie du bord de la carte destinée aux contacts aura différentes tailles selon la largeur des voies, de 1x à 16x (voir la figure n°8). On s'attend, dans un premier temps, à ce que les cartes mères des PC de bureau disposent d'un connecteur x1, offrant une vitesse de transfert effective de 200 Mo/s (par sens) et d'un connecteur x16, lequel remplacera l'emplacement AGP actuel avec une vitesse effective de 3,2 Go/s (par sens). Pour les serveurs, on s'attend à voir trois emplacements x8 et éventuellement un emplacement 1x pour la carte graphique. Il convient de noter qu'un connecteur peut accueillir des cartes du même format mais aussi d'un format inférieur. Par exemple, une carte 1x pourra s'enficher dans un emplacement x8. Enfin, on verra sans doute encore longtemps des emplacements PCI classiques cohabiter auprès des connecteurs PCI Express.
Figure n°8 : emplacements d'extension PCI Express sur une carte mère
Figure n°9 : contacts d'une carte PCI Express au format 16x
Figure n°10 : schéma mécanique de différents connecteurs PCI Express
Figure n°11 : première carte PCI Express pour le marché de la mesure : la PCIe-GPIB
ExpressCard, encore plus petit que PCMCIA
Le standard ExpressCard offre aux utilisateurs un moyen très simple d'ajouter un matériel ou un média à leur système. Le premier marché visé est celui des notebooks et des PC portables ayant besoin de peu d'extension. La carte ExpressCard peut être insérée et retirée à n'importe quel moment sans aucun outil (contrairement aux cartes enfichables traditionnelles pour les PC de bureau).
La technologie ExpressCard remplace les bus parallèles classiques destinés aux périphériques d'E/S, en intégrant l'alimentation et deux interfaces série haute vitesse : PCI Express et USB 2.0. Les fournisseurs de cartes pourront ainsi proposer des solutions combinant la technologie PCI Express pour les applications hautes performances et/ou la technologie USB pour tirer avantage du très grand nombre de composants USB disponibles sur le marché. Quelles que soient la ou les technologies utilisées, la mise en œuvre des cartes sera identique pour l'utilisateur final. Il n'y aura d'ailleurs pas d'indication visible de la ou des technologies employées dans les cartes.
Il y aura deux formats standards pour ces cartes : ExpressCard/34 (34 mm de large) et ExpressCard/54 (54 mm de large). Dans les deux cas, l'épaisseur est de 5 mm, comme pour les cartes PCMCIA (CardBus) de Type II. Quant à la longueur, elle est de 75 mm, soit près de 2 mm de moins qu'une carte PCMCIA standard. Les ExpressCard/34 et /54 auront la même interface de connexion.
Ce choix entre deux formats donne aux fabricants de systèmes une souplesse qu'ils n'avaient pas avec le PCMCIA. Alors que les cartes ExpressCard/34 seront mieux adaptées aux petits systèmes, le format ExpressCard/54 permettra d'intégrer du matériel pour lequel le format Express/34 est trop étroit. C'est le cas des lecteurs de SmartCard, de Compact Flash et de disques de 1,8 pouces. En plus d'offrir davantage d'espace pour les composants, la carte ExpressCard/54 dissipe davantage d'énergie thermique que la carte Express/34. On peut donc facilement en déduire que l'ExpressCard/54 sera un choix naturel pour les applications hautes performances et de première génération. Ceci dit, un fabricant qui pourra intégrer son électronique au format ExpressCard/34 bénéficiera du fait que ce type de carte fonctionnera dans les deux types d'emplacements. Pour améliorer la facilité d'utilisation, l'emplacement ExpressCard/54 inclut un système de guidage conçu pour orienter facilement les cartes ExpressCard/34 dans le connecteur. Il convient aussi de noter que les dimensions sont telles que l'insertion d'une carte PCMCIA dans un emplacement ExpressCard, ou vice-versa, ne provoquera aucun dégât.
Chaque emplacement de l'interface hôte doit inclure une voie PCI Express unique (x1) opérant à 2,5 Gbits/s, dans chaque sens, comme définie par la spécification 1.0a de PCI Express. L'interface hôte d'ExpressCard doit aussi accepter les vitesses de transfert USB basse, pleine et haute vitesses, comme définies dans la spécification USB 2.0. Fournir ces deux types d'interfaces est une condition pour être une plate-forme hôte compatible ExpressCard. Une carte ExpressCard peut utiliser l'une ou l'autre de ces interfaces, ou encore les deux, selon les besoins de l'application.
Figure n°12 : formats mécaniques ExpressCard comparés au format PCMCIA/CardBus
Des modules d'E/S dédiés aux serveurs
Les serveurs ont besoin pour les adaptateurs d'E/S d'un facteur de forme qui réponde à certaines contraintes comme l'insertion et le démontage dans un châssis fermé, l'insertion à chaud intégrée, la protection contre les décharges électrostatiques et les mauvaises manipulations, des caractéristiques et des interfaces de gestion standardisées, un refroidissement adéquat, une alimentation puissante et un encombrement réduit.
La spécification SIOM (Server I/O Modules) définit deux types de modules PCI Express pour les adaptateurs d'E/S, installés dans un châssis fermé. Tous les modules présentent la même hauteur et la même profondeur, et diffèrent uniquement par leur largeur (simple ou double). Le châssis et les modules sont conçus pour garantir l'insertion à chaud de façon native. Ce qui signifie que l'installation et le démontage des modules peuvent se faire lorsque le châssis est sous tension, sans occasionner de dommages.
Un module peut intégrer une connexion PCI Express jusqu'à x8 en simple largeur, et x16 en double largeur (la double largeur étant optionnelle dans les serveurs SIOM). Une interface de gestion minimale, en standard sur tous les modules, consiste en une EEPROM qui fournit les données de gestion concernant l'adaptateur. Une interface d'enregistrement interne optionnelle accepte jusqu'à quatre ports SAS/SATA 1x et une interface en bande latérale pour contrôler les diodes de commande.
Le châssis et les modules SIOM contribuent à assurer le refroidissement nécessaire. Selon la spécification, les châssis doivent fournir un flux d'air minimal à chaque module, qui doit présenter de son côté une résistance minimale et maximale au flux d'air, de sorte que soit garanti un flux d'air défini pour le refroidissement des E/S, sans avoir besoin d'ajouter une charge thermique dans le châssis.
Les avantages de PCI Express pour la mesure et l'automatisation
Pour les systèmes de mesure et d'automatisation sur PC, le PCI s'est imposé durant ces quinze dernières années comme le bus de choix pour les cartes enfichables. Il continuera à jouer un rôle important dans les années à venir, mais comme il n'a pas pu suivre, à cause de son architecture parallèle, l'évolution galopante des autres parties du PC, le PCI Express prendra peu à peu le relais, en résolvant un certain nombre de problèmes et en apportant des avantages dans cinq domaines principaux.
- Hautes performances : avec une bande passante deux fois supérieure, en version de base x1, à celle du PCI, et qui croît linéairement à mesure que l'on ajoute des voies, PCI Express augmente considérablement les vitesses de transfert des données. Un autre avantage est que cette bande passante est disponible simultanément dans les deux sens sur chaque ligne. En outre, la vitesse de signalisation initiale de 2,5 Gbits/s est prévue pour augmenter jusqu'à 10 Gbits/s, et ainsi faire face à l'évolution des besoins.
- Simplification des E/S : elle découle directement de la rationalisation des bus internes, accessibles ou non à l'utilisateur (AGP, PCI-X et HubLink notamment). Cette rationalisation réduit la complexité des conceptions et le coût de mise en œuvre.
- Architecture en couches : le PCI Express présente une architecture capable de s'adapter aux nouvelles technologies en préservant les investissements logiciels. On peut ainsi s'attendre à des performances à la hausse en ce qui concerne les vitesses de transfert, avec la garantie de la compatibilité logicielle.
- E/S de prochaine génération : le PCI Express offre de nouvelles capacités pour l'acquisition de données et le multimédia au travers des transferts de données isochrones. Les transferts isochrones garantissent la qualité de service avec l'assurance de livrer les données à temps, grâce à des méthodes déterministes.
- Facilité d'utilisation : PCI Express va considérablement simplifier la mise à niveau des systèmes et l'ajout de nouveaux matériels. Il offre à la fois l'insertion et le remplacement à chaud. Comme la seule insertion à chaud s'appuie sur des caractéristiques spécifiques du système d'exploitation, il peut y avoir un retard dans le lancement d'un nouveau matériel. En outre, la variété de formats pour les matériels PCI Express, notamment SIOM et ExpressCard, augmente la possibilité d'ajouter des périphériques hautes performances dans les serveurs et les notebooks.
Toutes ces caractéristiques confirment que l'usage du PC comme plate-forme des systèmes de mesure et d'automatisation va s'étendre encore davantage dans les années à venir.
Quelques liens utiles :
| Glossaire |
|
| Encodage 8B/10B: technique d'encodage de signaux avec une horloge embarquée. L'encodage sert deux objectifs. Le premier est d'assurer qu'il y a suffisamment de transitions dans le flot de données pour récupérer le signal d'horloge. Deuxièmement, les nombres de 0 et de 1 sont équivalents, ce qui maintient l'équilibre DC dans les systèmes couplés en AC. |
| AGP (Advanced Graphics Port) : version haute vitesse du bus PCI utilisant un connecteur différent. Le bus AGP a été développé pour répondre aux besoins des cartes graphiques en termes de bande passante. |
| CRC (Cyclic Redundancy Check ou Contrôle par Redondance Cyclique) : méthode de détection et de correction d'erreurs de bits dans un paquet d'informations. Elle ajoute au paquet un jeu de valeurs calculées, dérivées du paquet de données original. |
| Différentiel : la signalisation différentielle utilise deux fils pour transporter un signal déphasé de 180 degrés. Le principal avantage est de réduire la susceptibilité au bruit induit. |
| ExpressCard : petite carte d'E/S incluant à la fois une interface PCI Express et une interface USB 2.0. |
| Bus ISA (Industry Standard Architecture) : bus standard pour les PC introduit en 1984 afin d'étendre l'architecture du bus XT à 16 bits. Il a été conçu pour connecter des cartes périphériques à la carte mère. Il est aussi |
| PICMG (PCI Industrial Computer Manufacturers Group) : association d'entreprises formée pour maintenir les spécifications des bus CompactPCI et PCI/ISA. |
| PCI (Peripheral Component Interconnect) : bus parallèle haute vitesse initialement conçu par Intel pour connecter des périphériques à un processeur. |
| PCI Express : évolution du PCI qui maintient le modèle d'utilisation des logiciels PCI et remplace le support physique par un bus série haute vitesse (2,5 Gbits/s) déclinable en plusieurs voies. |
| SIOM (Server I/O Module) : module d'E/S, conçu pour les applications sur serveurs et stations de travail, et utilisant PCI Express pour la communication. |
| USB 2.0 : bus série point à point, différentiel et externe, qui offre des vitesses de transfert de données jusqu'à 480 Mbits/s. L'USB 2.0 est une extension de l'USB 1.1, qui utilise les mêmes câbles et connecteurs. |
|
