使用 NI 655x 擷取信號錯誤的可能原因 - KnowledgeBase - 技術支援 (英文格式)

輸入阻抗〈Input Impedance〉不匹配
擷取信號時驅動信號線〈Driving a line while acquiring〉
可程式化的邏輯準位

輸入阻抗不匹配

NI 655x HSDIO 可以設定輸入阻抗為 50 歐姆或 50K 歐姆。50 歐姆的輸入阻抗是運用在要完全避免反射效應〈refelection〉的系統上的；然而這會造成分壓〈voltage dividing〉的效果，所擷取到的信號電壓準位會只有信號源電壓準位的一半。至於可以容忍些微反射效應的系統，就可以選擇 50K 歐姆的輸入阻抗。圖 1 表示了 50 歐姆輸入阻抗搭配 50 歐姆輸出阻抗〈source impedance〉時所產生的分壓效應。

圖 1. NI 655x 輸入阻抗

擷取信號時驅動信號線

655x HSDIO 可以同時擷取與產生信號。這讓您可以擷取您剛剛產生的訊號；或者讓您在其他裝置正在驅動 6552〈drive〉某一信號線時，同時也對此信號線寫入數值。若要避免 6552 HSDIO 裝置的信號線被不正確的驅動，您可以將信號線的值設成三態〈tristate〉，這可以有效的將驅動該信號線的電路移開。圖 2 說明了 6552 通道的電路架構。圖 2 中很重要的一點是 6552 中的信號產生與信號擷取電路是完全分開且獨立的。

Figure 2. 655x Channel Electronics

您可以使用 niHSDIO Tristate Channel.vi 這個 VI 來設定信號線為三態〈tristate〉。這個 VI 有一個布林輸入，當此輸入為 True 時信號線就被設定為三態，輸入為 Flase 時就取消三態。圖 3 說明了這個 VI的使用方式，注意當 niHSDIO Read Static (U32).VI 這個 VI 被呼叫時，三態設定是被啟動的。

Figure 3. Tristate enable then disable

Programmable Logic Levels可程式化的邏輯準位

您可以使用程式設定 655x 對應於邏輯 High 與 Low 的實際 High，Low 電壓準位。然而，您必須事先了解信號到達 655x 通道時的正確電壓準位。如果 High 或 Low 的電壓準位沒有正確設定，那麼 655x 就無法辨識信號的邏輯 High、Low，而您就會錯失資料。
電壓準位是以 10mV 的間距，-2V 到 5.5V 的範圍由程式設定的；同時產生信號與擷取信號的電壓準位可以各自獨立。圖 4 顯示了利用 HSDIO 的屬性節點來設定 High 與 Low 的輸入電壓準位。

Figure 4. 655x Voltage Input High and Low

報告日期: 10/23/2007
最後更新: 02/11/2008
文件偏號: 4EMLPRVZ

Your Feedback!

Poor | Excellent

Yes

Document Quality?

Answered Your Question?

Please Contact NI for all product and support inquiries.