특정 모듈에서 80MHz에서 Spartan 3 타겟을 컴파일할 때 Timing Violation 발생합니다.

주요한 소프트웨어:
주요한 소프트웨어 버전: N/A
문제가 해결된 소프트웨어 버전: N/A
부차적인 소프트웨어: N/A
하드웨어: CompactRIO>>Analog Input Modules>>NI 9205 D-Sub, CompactRIO>>Analog Input Modules>>NI 9206, CompactDAQ>>Analog Input Modules>>NI 9205, CompactRIO>>Analog Output Modules>>NI 9263, CompactDAQ>>Analog Output Modules>>NI 9264, CompactRIO>>Analog Input Modules>>NI 9206, CompactRIO>>Analog Output Modules>>NI 9263, CompactDAQ>>Analog Input Modules>>NI 9205, CompactRIO>>Analog Input Modules>>NI 9205 D-Sub

문제점:

9205, 9206, 9263, 9264, 9269 모듈을 사용 중인 FPGA VI를 최상위 레벨 80MHz에서 Spartan 3 타겟으로 하여 컴파일 할 때 Timing Violation이 발생합니다. Timing Violation을 어떻게 해결해야 합니까?

솔루션:

최상위 레벨 80MHz에서 Spartan 3 타겟 컴파일 시 위의 모듈들의 데이터를 읽거나 쓸 때 Timing Violation은 발생할 수 있습니다. Xilinx 컴파일러의 Timing Performance 최적화 설정을 통해 Timing Violation 발생을 방지할 수 있습니다. LabVIEW 버전에 따라 아래 지침을 따라 설정하면 됩니다.

LabVIEW 2010과 상위 버전

1. FPGA VI 빌드 스펙 하위에 있는 Compliation을 마우스 오른쪽 버튼 클릭을 하고 프로퍼티를 선택합니다.

2. Xilinx Options 항목으로 이동합니다.

3. Use recommended settings 체크 박스를 선택하지 않습니다.

4. Design Strategy 선택 박스에서 Timing Performace를 선택합니다.