当使用PXI CLK10作为时钟时，为什么 PXI-7830R上的VI不编译主要软件: LabVIEW Modules>>FPGA Module主要软件版本: 8.2 主要软件修正版本: 次要软件: N/A 硬件: Reconfigurable I/O (RIO)>>R Series>>PXI-7830R
问题: 当使用PXI CLK10作为时钟时，PXI-7830R上的VI不编译，且报出以下错误信息： ERROR:HDLParsers:3313 - "C:/NIFPGA80/srvrTmp/LOCALH~1/TESTPX~1/toplevel_gen.vhd" Line 1449. Undefined symbol 'dio_194'. Should it be: dio_14? ERROR:HDLParsers:1209 - "C:/NIFPGA80/srvrTmp/LOCALH~1/TESTPX~1/toplevel_gen.vhd" Line 1449. dio_194: Undefined symbol (last report in this block) ERROR:Xflow - Program xst returned error code 6. Aborting flow execution... 解答: 这是7830R指定PXI CLK10为基时钟后在LabVIEW 8.0和LabVIEW 8.2中的一个已知问题。 在NI-RIO 2.0和NI-RIO 2.1中也会发生这个问题。 将系统升级到LabVIEW 8.5和NI-RIO 2.3可以解决这个问题。 相关链接: 附件:
报告日期: 08/15/2007 最近更新: 04/20/2008 文档编号: 4CEM1N3U |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
