Délais lors de la synchronisation de cartes DSA 4472French Hardware: Modular Instruments>>Dynamic Signal Acquisition and Analysis (DSA)
Problème: Pourquoi mon programme de synchronisation DSA tourne-t-il si lentement ? Solution: Ce problème est souvent observé lors d’échantillonnage à faible fréquence, même si la période globale d’échantillonnage est relativement faible. Lors de la synchronisation de plusieurs cartes DSA, les bases de temps et l’horloge d’échantillonnage sont en verrouillage de phase par plusieurs signaux d’horloge communs. Un de ces signaux d’horloge, le « sync pulse », est utilisé pour remettre à zéro ces cartes et par conséquent toutes les horloges d’échantillonnage sont en verrouillage de phase. Lors de la réception du « sync pulse », toutes les cartes subissent une remise à zéro matérielle. Dans cette situation tous les CAN (Convertisseurs Analogique-Numérique) de chacune des cartes sont remis à zéro. Par conséquent toutes les cartes vont commencer l’échantillonnage en phase les unes avec les autres. Cependant, bien que le reset matériel soit important pour la synchronisation, il peut prendre un certain temps dans certains cas. Quand toutes les cartes échantillonnent des données à fréquence élevée, le temps de remise à zéro est quasiment imperceptible. Cependant à des fréquences peu élevés, le temps de remise à zéro peu avoir de l’importance. Par exemple, le fait de faire un reset sur le CAN peu prendre jusqu'à 16 s lorsqu’on échantillonne à 1 kHz. La solution la plus simple est d’augmenter la fréquence d’échantillonnage. Puisque la période de remise à zéro nécessite un certain nombre de cycle d’horloge, le fait d’augmenter la fréquence réduit le temps de remise à zéro. Liens rattachés: KnowledgeBase 3PSGM42W: What Is a Phase-Locked Loop (PLL)? Developer Zone Tutorial: Performing Synchronized Vibration and Temperature Measurements Pièces jointes:
Date du rapport: 04/03/2006 Dernière mise à jour: 02/04/2008 ID du document: 3W298N0D |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
