¿Cuál es la Definición de Celdas Lógicas, Porciones Lógicas, Bloques de Lógica Configurable y Compuertas en lo que Respecta a Dispositivos FPGA?

Hardware: Reconfigurable I/O (RIO)>>R Series>>PXI-7831R

Problema:
El manual de usuario de la serie R "NI R Series Intelligent DAQ User Manual" dice que estas tarjetas tienne una combinación de porciones lógicas y celdas lógicas. ¿Qué significan estos términos?

Solución:

El FPGA Virtex II:
Una celda lógica consiste de una tabla de búsqueda (LUT), un flip flop y una conexión a celdas adyacentes. La tabla de búsqueda utiliza lógica combinatoria para implementar una expresión de 4-entradas (and, or, nand, suma, etc.)

Una porción lógica consiste de 2 celdas lógicas. Xilinx cuenta cerca de 2.25 celdas lógicas por porción debido a que pueden hacer más por bloque de lógica configurable (CLB: Combinatorial Logic Block) que otras arquitecturas.

Un bloque de lógica configurable está formado por 4 porciones. Esta arquitectura combinada da ciertos beneficios en el sistema final, tales como un mayor rendimiento de ejecución de la lógica.

El FPGA Xilinx también incluye otros componentes como 44 bloques de memoria, cada uno de 2 KB de almacenamiento, y multiplicadores.

El número de compuertas es el número que representa la combinación de bancos de memoria, celdas, multiplicadores, etc. Es importante notar que la eficiencia de una compuerta en un FPGA no es equivalente a la de una compuerta en un ASIC. Por ejemplo, un FPGA de 1M compuertas aproximadamente equivalente a un ASIC de 100K compuertas.

FPGA Virtex-5:
La definición de porción lógica y celda lógica es ligeramente distinta para un Virtex-5. Tiene 2 porciones por CLB y cuenta con 4 tablas de búsqueda de 6 entradas. Además, el Virtex-5 tiene 4 flip-flops por porción.

Ligas Relacionadas:
Product Manuals: NI R Series Intelligent DAQ Manual
Products & Services: LabVIEW FPGA Module
Developer Zone Tutorial: Resource Utilization Statistics for FPGA VIs
Developer Zone Tutorial: Advantages of the Xilinx Virtex-5 FPGA