This Document is not yet Rated

HSDIO的同步问题

硬件: Digital I/O (DIO)>>High-Speed

问题: 如何使HSDIO板卡和其他设备同步？

解答:

NI的高速DIO板卡可以和多个设备进行同步，并且根据同步设备的不同而改变相位。例如，当对HSDIO和SMC核的模块仪器同步的时候，板卡的同步误差在500ps之内，大概是PXI系统参考时钟为10MHz时的抖动。但是，如果对HSDIO和非SMC核的仪器进行同步的时候，这个时间可以长达整个采样周期。理想情况下，模块的同步可以通过分享采样时钟和开始触发脉冲来实现。但是，就具体的板卡而言，这种同步实现方式并非总是可行的。下面的文档阐明了NI HSDIO同步的能力以及如何在软件中实现同步。
NI-TClk:
当对HSDIO和SMC设备进行同步的时候，TClk技术提供了最高等级的同步。这个技术要求所有的设备锁相到PXI10MHz系统的参考时钟并且在PXI触发线上分享开始触发脉冲。软件上通过TClk VI来实现。结果就是所有板卡数字信号的产生或获取都被同步到500ps之内，即为PXI系统参考时钟的抖动。LabVIEW 多设备动态采集的例程 (TClk) 阐明了如何使用TClk来同步多个HSDIO模块。下面是其中一些VI：

分享采样时钟：
在TClk并非是一个选项的情况下, 可以通过分享采样时钟来同步板卡。在这种构造下，一个板卡将做为主来操作，其他的板卡将做为从来操作。如果使用HSDIO板卡做为主的话，它必须通过以下两个终端之一来输出其采样时钟：

ClkOut 接线端
DDC ClkOut 接线端

这些外部的接线端可以连接到其他设备的PFI触发线上以便做为采样时钟。正如下面所示，可以通过niHSDIO Export Signal VI 来实现。

另一方面，如果把HSDIO板卡做为从来操作的话，那么它必须接受外部设备的采样时钟或是时基。同样也有几种方法来给HSDIO模块输入采样时钟。可能的选择包括：:

前面板的ClkIN
PXI背板的星形触发
前面板的Strobe输入

可以通过niHSDIO Configure Sample Clock VI来选择这些选项, 如下图所示：

分享参考时钟：
当所有的设备以同样的采样速率采样和生成数据的时候，分享采样时钟便是唯一的有效方法。因此，当在不同的采样频率下使用多个设备的时候，可以通过分享10MHz的参考时钟来达到更高的同步。理想情况下，所有的设备将使用PXI系统的10MHz参考时钟。但是，一些设备没有这个能力并且需要一个时钟。因此，HSDIO板卡可以当作主（输出参考时钟）或是从（输入参考时钟）来使用。当做为主的时候，时基被输出到连接板上的ClkOut。当HSDIO板卡做为从的时候，它可以接受三个不同源之一的参考时钟。它们是：

ClkIn – 在SMB的接线端上
PXI_CLK10 – 在PXI背板上
RTSI 7 (PCI HSDIO板卡)

软件上，可以通过niHSDIO Configure Reference Clock来实现这样的选择

分享开始触发脉冲：
对于HSDIO板卡最后一个同步的选项就是分享开始触发脉冲。这种方法可以保证所有的板卡同步在采样频率的一个周期之内，即使有些板卡并不分享时基或采样时钟。HSDIO板卡可以从RTSI，PXI_Trig，或者PXI_STAR 触发线上接受数字开始触发脉冲。软件上，可以通过niHSDIO Configure Trigger vi来构造一个数字触发脉冲。另外，HSDIO 板卡在RTSI, PXI_TRIG 触发线上输出一个数字开始触发脉冲。因此，板卡可以和其他板卡同时开始采集或是生成。可以通过niHSDIO configure start trigger VI来构造一个共享的开始触发脉冲，如下图所示：