Compilar Código PLD de Multisim que Incluye Interruptores Genera Errores de Xilinx



Software Primario: Electronics Workbench>>Multisim
Versión de Software Primario: 12.0.1
Versión de Software Primario Corregido: N/A
Software Secundario: N/A

Problema:
Estoy tratando de compilar un esquemático PLD que contiene interruptores y veo el siguiente mensaje de error:

ERROR:Place:1018 - A clock IOB / clock component pair have been found that are not placed at an optimal clock IOB / clock site pair...

¿Cómo puedo resolver este error?

Solución:

Paso 1: Localice su carpeta pldconfig

La ruta usual para esta carpeta es la siguiente:
C:\Program Files\National Instruments\Circuit Design Suite 14.0\pldconfig

Este ruta puede variar dependiendo del sistema operativo. En general, está localizada en la carpeta de Program Files la cual contiene el software de National Instruments.

Recuerde esta ruta porque la necesitará más adelante.

Paso 2: Agregue archivos a la carpeta de pldconfig

Por favor descargue y descomprima el archivo adjunto llamado "Compiling PLD Code Gives Errors.zip". Ubique los archivos listados abajo y agreguelos a su carpeta pldconfig.

  1. DigitalElectronicsFPGABoardLowSpeed.mspc
  2. DEFBLowSpeed.ucf

Paso 3: Coloque LabVIEW Instrument en la ubicación correcta

  1. Abra Multisim y vaya a Options » Global Preferences.
  2. En la pestaña Paths copie la nueva ruta en frente de User LabVIEW instruments path.
  3. Cierre Multisim y navegue a esta carpeta.
  4. Extraiga el archivo llamado "PLDConfigGenerator.zip" del archivo zip que descargo anteriormente en esta carpeta.
  5. Coloque los archivos extraídos en la carpeta LVInstruments.

Paso 4: Haga un diseño PLD nuevo

  1. Abra Multisim y vaya a File » New » PLD design.
  2. En la primera ventana, seleccione el archivo de configuración llamado NI Digital Electronics FPGA Board Low Speed como se muestra en la imagen.
  3. Siga los pasos y seleccione las E/S requeridas. Por ejemplo, seleccione SW0, SW1, SW2 y LED0.
  4. Construya el esquemático como se muestra en la imagen:

Paso 5: Coloque y configure el LabVIEW Instrument 

  1. Seleccione el instrumento yendo a Simulate » Instruments » LabVIEW Instrument » Generate UFC File.
  2. Coloque el instrumento en el diseño y haga doble clic en él para abrir la ventana de configuración.
  3. Lo primero que debe seleccionar es la carpeta de destino UFC. Esta es la carpeta pldconfig. Haga clic en el botón Open y navegue a la carpeta. Luego seleccione Current Folder en la ventana como se muestra en la imagen:
  4.  Ahora habilite solamente los interruptores que está usando en su diseño. En este caso, estos son SW0, SW1 y SW2.
  5. Haga clic en Generate FIle. Esto generará el archivo de limitaciones requerido el cual permitirá la compilación PLD completarse sin errores.

Paso 6: Transfiera el diseño a PLD

El paso final es transferir el diseño a PLD yendo a Transfer » Export to PLD. Luego simplemente siga las instrucciones del menú y haga clic en Finish para empezar la exportación. El código debería compilarse sin errores.



Ligas Relacionadas:
Documento de Soporte 5GN9A2XL: PLD Export Timeout Error When Xilinx ISE or WebISE Takes Too Long To Complete (En Inglés)

Archivos Adjuntos:
Compiling PLD Code Gives Errors.zip
PLD Design Setup.JPG
Multisim Circuit.JPG
Instrument Interface.JPG
Folder Selection.JPG
Instrument Configured.JPG




Día del Reporte: 04/16/2015
Última Actualización: 12/28/2015
Identificación del Documento: 629D3VO4