DSA 장비 사용 시 왜 데이터 지연이 발생합니까?



하드웨어: PXI/CompactPCI>>Controllers

문제점:

DSA 장비에서 디지털 트리거를 사용하면 첫번째 데이터를 수집하기 전에 지연이 발생합니다. 동시에 M 시리즈 DAQ와 DSA 장비를 사용하여 같은 신호를 수집할 경우, DSA에서 수집한 웨이브폼은 M 시리즈 DAQ의 수집한 웨이브폼보다 몇 샘플 뒤에 나타납니다. 이는 정상적인 동작입니까?



솔루션:

DSA 장비에는 Nyquist 주파수 상위에 존재하는 주파수를 제거하기 위해 디지털 필터가 내장되어 있습니다. 필터 또는 입력 지연(Input Delay)의 상세 내용은 각 DSA 장비 specification에 기재되어 있습니다.

NI PXI-466x에서는

아날로그 입력(Analog Input) 시, 저주파수 앨리어스 제거(Low-Frequency Alias Rejection) 기능 활성화 여부와 업데이트 속도(update rate) 설정에 따라 33개에서 63개 샘플까지 필터 지연이 발생합니다.아날로그 출력(Analog Output) 시, 업데이트 속도(update rate) 설정에 따라 32개에서 48개 샘플까지 필터 지연이 일어납니다. 자세한 내용은 NI PXI-446x Specifications (December 2008) 문서를 참고하시기 바랍니다.

NI 447x에서는

아날로그 입력(Analog Input) 시, 저주파수 앨리어스 제거(Low-Frequency Alias Rejection) 기능 활성화 여부와 업데이트 속도(update rate) 설정에 따라 32개에서 38.7개 샘플까지 필터 지연이 발생합니다. 자세한 내용은 NI PXI-447x Specifications (July 2009) 문서를 참고하시기 바랍니다.

 NI 449x에서는

아날로그 입력(Analog Input) 시, 저주파수 앨리어스 제거(Low-Frequency Alias Rejection) 기능 활성화 여부와 업데이트 속도(update rate) 설정에 따라 33.12개에서 64개 샘플까지 필터 지연이 발생합니다. 자세한 내용은 NI PXI-449x Specifications (May 2012) 문서를 참고하시기 바랍니다.


C 시리즈

NI 9225: 40.0/fs + 3 µs 샘플 입력 지연
NI 9227: 40.0/fs + 3.2 µs 샘플 입력 지연
NI 9229: 40.0/fs + 2.6 µs 샘플 입력 지연
NI 9233: 12.8/fs + 3 µs*data rate or 9.8/fs + 3 µs 샘플 입력 지연
NI 9234: 40.0/fs + 3.2 µs 샘플 입력 지연
NI 9235 and 9236: 39.2/fs  + 11us 샘플 입력 지연
NI 9237: 40.0/fs + 4.8 µs 샘플 입력 지연
NI 9239: 40.0/fs + 3 µs 샘플 입력 지연
상세한 내용은 각 제품 매뉴얼을 참고하시기 바랍니다.

 
디지털 필터가 정상 동작하기 전까지 최소의 샘플이 필요하기 때문에 DSA 장비의 아날로그 입력과 출력에 내장된 디지털 필터는 항상 지연을 발생시킵니다. 아날로그 입력과 출력에 디지털 트리거를 사용할 때 필터 지연을 고려해야 합니다.

같은 속도로 설정된 E, M, S 시리즈 DAQ 장비와 DSA 장비가 동시에 데이터 수집을 시작할 경우 DSA 장비가 다른 DAQ 장비보다 늦게 데이터가 수집됩니다.

 

E, M 또는 S 시리즈 DAQ 장비와 DSA 장비에서 동시에 데이터 수집하기 전에 DSA 채널에서 거짓 데이터 읽기를 먼저 수행하는 방법으로 이 에러를 해결할 수 있습니다. 4461이 50kS/s의 샘플 속도로 동작한다면 4461의 핕러 지연 샘플은 63개입니다. DSA 장비에서 수집한 데이터를 읽기 전에 63개의 거짓 샘플 데이터를 먼저 읽어서 디지털 필터 지연을 없앨 수 있습니다.

 

정확한 값의 디지털 필터 지연외에 아날로그 신호 경로 차이와 타임베이스의 양자화에 의한 일부 샘플의 차수에 대한 아날로그 지연(Analog delay)도 발생합니다. 아날로그 지연을 제거하는 최선의 방법은 먼저 이를 측정한 뒤에 제거하는 방법입니다. 아날로그와 경로 지연 처리에 필요한 1 또는 2 데이터(64 또는 65 샘플들)를 제거하기 위해서는 샘플 갯수를 늘려야할 수도 있습니다.

예를 들어 1000개의 데이터를 수집하기 위해 디지털 트리거를 사용합니다. 디지털 트리거 입력 신호는 0~5V TTL 신호이며 M 시리즈 DAQ 장비의 AI 채널과 DSA AI 채널 각각의 디지털 트리거 신호라고 합시다. 트리거 이벤트 발생 전에는 어떤 데이터도 MIO 장비의 입력 버퍼에 들어오지 않습니다. TTL 하이 전압 레벨일 때 M 시리즈 DAQ의 입력 버퍼는 먼저 데이터를 읽습니다. 이와 달리 DSA 장비의 버퍼에는 0V(트리거 발생 전 데이터 값) 값의 데이터들이 들어있습니다. PCI-4461의 경우, 0V 값의 64개 데이터와 5V 값의 937개 데이타가 버퍼에 있습니다.

 
아날로그 트리거 회로는 안티 앨리어스 필터(anti-alias filter)를 통과한 후에 있기 때문에 아날로그 트리거 사용 시 필터 지연은 발생하지 않습니다. 이는 앨리어싱된 아날로그 신호가 발생시킬 수 있는 원하지 않는 트리거를 방지합니다.

필터 지연은 디지털 하드웨어 트리거를 사용할 때 나타납니다. 필터 지연은 결정적 특성이 있기 때문에 핕러 지연에 의한 데이터를 원하지 않는다면 먼저 수집된 몇 개의 데이터들을 버려야 합니다. 만약 이 데이터들이 엄격한 컨트롤 루프에서 분석되어야 한다면 샘플 간격 지연은 해당 어플리케이션에 상당한 영향을 줄 수 있습니다.



관련 링크:

Product Manuals: NI Dynamic Signal Acquisition User Manual (August 2008)
Product Manuals: NI PXI-446x Specifications (December 2008)
Product Manuals: NI PXI-447x Specifications (July 2009)
Product Manuals: NI PXI-449x Specifications (May 2012)
Knowledge Base 31LFSSWD: What is the Difference Between Analog and Digital Triggered Acquisition for the NI 447x Boards?
Knowledge Base 3EE7N2NQ: Synchronizing Dynamic Signal Acquisition (DSA) Products with NI-DAQmx
Knowledge Base 2WF8F22L: How Can I Synchronize NI PXI-4472 DSA Devices Across Multiple PXI Chassis?
KnowledgeBase 4DAEUNNQ: How Can I Compensate for Different Group Delays with C Series Modules in LabVIEW FPGA?
Example Program: PXI 4472 and MIO Analog Input Synchronization with Traditional DAQ

DAQmx Help: Filter Delay (DSA, C Series, and NI 433x)



첨부:





리포트 날짜: 02/19/2003
마지막 업데이트: 04/15/2015
문서 번호: 2UI8PGX4