FPGA 장비를 컴파일할때 OVERMAPPED 에러가 발생합니다

주요한 소프트웨어:
주요한 소프트웨어 버전: 1.1
문제가 해결된 소프트웨어 버전:
부차적인 소프트웨어: N/A

문제점: 예전에는 코드를 성공적으로 컴파일하였는데, 최근 코드를 약간 추가한 뒤 컴파일할 때 OVERMAPPED 에러가 발생합니다. 원인이 무엇입니까?

솔루션: OVERMAPPED는 FPGA 하드웨어의 유효한 리소스보다 코드에서 더 많은 리소스를 요구할 때 나타냅니다. 이와같은 에러는 FPGA 에러 로그 파일(xflow.log)에서 발견할 수 있습니다.

일반적인 OVERMAPPED 에러는 아래와 같습니다(로그 파일의 마지막을 주의깊게 봐주시기 바랍니다):

......
Design Summary:
Number of errors: 1
Number of warnings: 0
Number of Slices: 5,804 out of 5,120 113% (OVERMAPPED)
Number of Slices containing
unrelated logic: 2,017 out of 5,804 34%
Number of Slice Flip Flops: 7,457 out of 10,240 72%
Total Number 4 input LUTs: 9,847 out of 10,240 96%
Number used as LUTs: 9,235
Number used as a route-thru: 612
Number of bonded IOBs: 168 out of 324 51%
IOB Flip Flops: 57
Number of GCLKs: 1 out of 16 6%
Total equivalent gate count for design: 125,437
Additional JTAG gate count for IOBs: 8,064
Peak Memory Usage: 159 MB

Mapping completed.
See MAP report file "toplevel_gen_map.mrp" for details.
Problem encountered during the packing phase.
ERROR:Xflow - Program map returned error code 2. Aborting flow execution... 

Slices는 FPGA에서 리소스의 기본 단위입니다. 코드가 FPGA에서 유효한것보다 많은 slices를 요구하는 경우, 컴파일 에러가 발생합니다. Slices에 대한 추가적인 정보는 링크된 아래의 KB를 참고하시기 바랍니다.

관련 링크: KnowledgeBase 2ZUA4DFL. What is the Definition of Logic Cells, Logic Slices, Configurable Logic Blocks and Gates?

첨부:





리포트 날짜: 04/29/2004
마지막 업데이트: 03/03/2006
문서 번호: 38S79L9U